Intel Kaby Lake Prozessoren für das Ende des Jahres geplant

Bisher verfolgte Intel die gewohnte Tick-Tock-Strategie bei der Entwicklung von Prozessoren. Das Tick ist eine Verkleinerung der Strukturen, während das Tock eine neue Mikroarchitektur darstellt, die eine gegebene Strukturgröße besser ausreizt. Die Skylake-Generation, die Ende des letzten Jahres und Anfang dieses Jahres eingeführt wurde, entspricht dabei dem Tock mit Beibehaltung der 14nm Strukturgröße, die auch schon die vorherige Broadwell-Generation hat. Diese neue Mikroarchitektur bringt den Prozessoren bis zu 20% mehr Rechenleistung und eine bis zu 30% längere Akkulaufzeit, wenn man die Broadwell-Generation als Vergleich heranzieht.

Dieses Jahr steht nun die "Kaby Lake"-Generation an, die aus dem bisherigen Tick-Tock-Muster ausbricht, wie der Halbleiterentwickler auf der derzeit stattfindenden Computex 2016 bekannt gab. So wird zwar wieder auf 14nm Strukturgröße gesetzt, jedoch die Mikroarchitektur nochmals optimiert. Diese soll Vorteile in der Geschwindigkeit, Akkulaufzeit und Multimediaanwendungen bringen. So wirklich konkret wurde Intel dabei aber nicht, sodass abzuwarten ist, wie groß hier die Unterschiede ausfallen werden und ob ein Umstieg lohnenswert sein wird. Es wird jedoch angegeben, dass Thunderbolt 3 und USB 3.1 unterstützt werden, nicht jedoch DisplayPort 1.3. Das bedeutet wiederum, dass zukünftige Macs mit dem Kaby Lake nicht in der Lage sein werden 5K-Displays über ein einziges Kabel anzusteuern.

Cannonlake mit 10nm Strukturgröße erst im nächsten Jahr

Die Verkleinerung der Strukturgröße soll erst im nächsten Jahr mit der Cannonlake-Generation stattfinden. Und zwar auf 10nm, wofür Intel einen neuen Herstellungsprozess benötigt. Das wird wohl auch der Grund dafür sein, dass der bisherige Tick-Tock-Rhythmus eingestellt wird. Je kleiner die Strukturgrößen der Halbleiter werden, desto aufwändiger wird der Herstellungsprozess. Ein Teilschritt ist die sogenannte Fotolithographie, bei der mit Hilfe von Belichtung die komplexen Strukturen eines Prozessors und anderer Halbleiter auf das Substrat in Form eines Wafers übertragen werden.

Das Problem dabei ist, dass mit Strahlung einer bestimmten Wellenlänge auch nur bestimmte kleinstmögliche Strukturgrößen übertragen werden können, wobei die Schwierigkeiten dann anfangen, wenn sich die Strukturgrößen der Wellenlänge des eingesetzten Lichtes annähern. Beim sichtbaren Licht, welches als untere Grenze etwa 400nm Wellenlänge hat, wären die kleinstmöglichen Strukturen für heutige Verhältnisse extrem grob.

Daher ist man mittlerweile bis zum Vakuum-UV-Bereich von 193nm angelangt und mit Hilfe der Immersionslithografie sind damit die derzeitigen Strukturgrößen möglich. Für noch kleinere Strukturen wird man wohl die EUV-Lithographie mit Wellenlängen von 13,5nm nutzen müssen, was als extremes Ultraviolett bezeichnet wird, die wiederum technisch extrem anspruchsvoll ist, da beispielsweise bei der Belichtung Vakuum nötig ist, da die Strahlung von Sauerstoff absorbiert wird. Intel glaubt mit der der Cannonlake-Technologie bis 7nm vordringen zu können, müsste dafür aber vielleicht auf ein anderes Substrat als Silizium setzen.